(19)日本**国特**許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-77297 (P2001-77297A)

(43)公開日 平成13年3月23日(2001.3.23)

(51) Int.Cl.⁷

識別記号

FΙ

テーマコード(参考)

H01L 25/065

25/07 25/18 H01L 25/08

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号

(22)出願日

特願平11-252449

平成11年9月7日(1999.9.7)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 小林 寛隆

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100086298


弁理士 船橋 國則

(54) 【発明の名称】 半導体装置とその製造方法

(57)【要約】

【課題】 装置サイズを大型化することなく、2つの半 導体素子間に誘起されるクロストークノイズを低減す

【解決手段】 第1の半導体素子1と、この第1の半導 体素子1に対向状態(フェースダウン)で搭載されると ともに、第1の半導体素子1にバンプ6を介して電気的 に接続された第2の半導体素子2と、第1、第2の半導 体素子1.2間に介装された導電層7とを備える。



[特許請求の範囲]

【請求項1】 第1の半導体素子と、

前記第1の半導体素子に対向状態で搭載されるととも に、前記第1の半導体素子にバンプを介して電気的に接 続された第2の半導体素子と、

前記第1,第2の半導体素子間に介装された導電層とを 備えることを特徴とする半導体装置。

【請求項2】 前記導電層を、前記第1, 第2の半導体 素子の少なくともいずれか一方のグランド用電極パッド に電気的に接続してなることを特徴とする請求項1記載 10 の半導体装置。

【請求項3】 第1,第2の半導体素子の少なくともい ずれか一方の電極パッド上にパンプを形成する工程と、 前記第1, 第2の半導体素子の一方の素子形成領域面 に、導電層を有するフィルム部材を貼り付ける工程と、 前記第1、第2の半導体素子を互いに対向状態に位置合 わせして加熱および加圧することにより、前記第1,第 2の半導体素子間に前記導電層を介在させた状態で、前 記第1, 第2の半導体素子を前記バンプを介して電気的 に接続する工程とを有することを特徴とする半導体装置 20 の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、2つの半導体素子 を互いに対向させてバンプ接合した構成を有する半導体 装置とその製造方法に関する。

[0002]

【従来の技術】近年、電子機器は、ますます小型化、高 機能化,動作速度の高速化、さらにはモジュール化が進 行している。また、各種の半導体装置の中には、半導体 素子上に別の半導体素子を搭載してなる多段の素子ユニ ットを、一つのバッケージ内に組み込んだ構成のものも 提案されている。

【0003】図6は従来におけるこの種の半導体装置の 構成例を示す要部断面図である。図6においては、第1 の半導体素子51上に第2の半導体素子52が搭載され ている。第1の半導体素子51は、第2の半導体素子5 2よりも外形寸法が大きく設定され、その略中央部を素 子搭載領域としている。この素子搭載領域には複数のイ ンナー電極パッド53が形成されている。また、素子搭 40 載領域よりも外側の素子周縁部には複数のアウター電極 パッド54が形成されている。これらのインナー電極バ ッド53とアウター電極パッド54とは、第1の半導体 素子51上に形成された配線パターン(不図示)を介し て電気的に接続されている。また、第1の半導体素子5 1上にはパッシベーション膜55が形成されている。

【0004】一方、第2の半導体素子52の周縁部には 複数の電極パッド56が形成されている。また、第2の 半導体素子52上にはバッシベーション膜57が形成さ れている。第2の半導体素子52はその素子形成領域を 50 【0010】本発明は,上記課題を解決するためになさ

下向きにした所謂フェースダウンの状態で第1の半導体 素子51の素子搭載領域に搭載されている。また、この 累子搭載状態のもとでは、第1の半導体素子51のイン ナー電極パッド53とこれに対応する第2の半導体素子 52の電極パッド56とが、パンプ (金属突起) 58を 介して電気的かつ機械的に接続(バンプ接合)されてい る。さらに、第1,第2の半導体素子51,52間には 絶縁樹脂59が介装されている。

【0005】次に、従来の半導体装置を製造するにあた って、特に素子同士を接合する際の製造工程について説 明する。先ず、第1,第2の半導体素子51,52上の 少なくともいずれか一方、例えば図7(a)に示すよう に、第2の半導体素子52上にEB蒸着法等を用いて、 Ti(チタン), Pd(パラジウム), Au(金)等の パリアメタル層60を形成する。次に、図7(b)に示 すように、第2の半導体素子52の電極パッド56を除 く部分をフォトリソグラフィ技術を用いてフォトレジス ト61により覆う。次いで、図7 (c)に示すように、 第2の半導体素子52の電極バッド56上に電界めっき 法等により、Pd、Sn(スズ)をめっきしてバンブ5 8部分を形成する。

【0006】続いて、図7(d)に示すように、先に形 成したフォトレジスト61を除去するとともに、不要な パリアメタル層60を王水、フッ酸等により除去するこ とにより、第2の半導体素子52の電極パッド56上に パンプ58を形成する。次いで、図7(e)に示すよう に、互いの電極パッド53,56同士を位置合わせして 第1の半導体素子51の素子搭載領域(略中央部)に第 2の半導体素子52を搭載し、かつ加圧・加熱ツール6 30 2により加圧および加熱を行う。最後は、図7(f)に 示すように、第1,第2の半導体累子51,52間に液 状の絶縁樹脂59を注入した後、これを硬化させる。 [0007]

【発明が解決しようとする課題】しかしながら上記従来 の半導体装置では、第1,第2の半導体素子51,52 が互いに近接して対向した構造となっているため、各々 の半導体素子51,52上の信号線を流れる信号が相互 に干渉しあってクロストークノイズを誘起し、これによ って半導体装置が誤動作を起とすという問題があった。 【0008】この対策として、特開平09-13499 8号公報には、第1の半導体素子51の配線層及び素子 形成領域を、第2の半導体素子52の素子形成領域によ り覆われる部分以外の部分に形成することにより、第 1、第2の半導体素子51、52間に誘起されるクロス トークノイズを低減する技術が開示されている。 【0009】しかしながら上記公報に開示された技術で は、第1の半導体素子51の素子搭載領域が有効利用さ れず、第1の半導体素子51の外形サイズが大きくなっ て半導体装置の大型化を招くという難点があった。

れたもので、その目的とするところは、装置サイズを大 型化することなく、2つの半導体素子間に誘起されるク ロストークノイズを低減することができる半導体装置と その製造方法を提供することにある。

[0011]

【課題を解決するための手段】本発明に係る半導体装置 では、第1の半導体素子と、この第1の半導体素子に対 向状態で搭載されるとともに、第1の半導体素子にバン プを介して電気的に接続された第2の半導体素子と、こ れら第1, 第2の半導体素子間に介装された導電層とを 10 備えた構成を採用している。

【0012】この半導体装置においては、第1、第2の 半導体素子間に導電層を介装したことにより、各々の半 導体素子の素子形成領域が互いに対向状態で近接してい ても、一方の半導体素子から他方の半導体素子への信号 の漏洩が導電層によって抑制されるようになる。

【0013】また、本発明に係る半導体装置の製造方法 では、第1. 第2の半導体素子の少なくともいずれか一 方の電極パッド上にバンプを形成する工程と、第1,第 2の半導体素子の一方の素子形成領域面に、導電層を有 20 するフィルム部材を貼り付ける工程と、第1,第2の半 導体素子を互いに対向状態に位置合わせして加熱および 加圧することにより、第1, 第2の半導体素子間に導電 層を介在させた状態で、第1、第2の半導体素子をバン プを介して電気的に接続する工程とを有するものとなっ ている。

【0014】この半導体装置の製造方法においては、第 1. 第2の半導体素子間に導電層が介装された構造のも のが得られる。かかる構造の半導体装置にあっては、各 々の半導体素子の素子形成領域が互いに対向状態で近接 30 していても、一方の半導体累子から他方の半導体累子へ の信号の漏洩が導電層によって抑制されるようになる。 [0015]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照しつつ詳細に説明する。図1は本発明の実 施形態に係る半導体装置の要部(素子接合部)を示す断 面図である。図1においては、第1の半導体素子1上に 第2の半導体素子2が搭載されている。第1の半導体素 子1は第2の半導体素子2よりも外形寸法が大きく設定 され、その略中央部を素子搭載領域としている。この素 子搭載領域の内側には素子形成領域」Aが設けられてい る。また、素子搭載領域内には、上記素子形成領域1A の外側に位置して複数のインナー電極バッド3が形成さ れている。これらのインナー電極パッド3は、第1の半 導体素子1の素子搭載領域内に所定のピッチで枠状に配 置されている。

【0016】また、第1の半導体素子1には、上記素子 搭載領域の外側の素子周縁部に位置して複数のアウター 電極パッド4が形成されている。これらのアウター電極

同一のパッケージ内に組み込んだときに、例えば外部接 続用の端子部 (リード端子等) にワイヤボンディングや インナーリードボンディング、バンプ等によって電気的 に接続される引出用電極となるものである。また、第1 の半導体素子1上には図示せぬパッシベーション膜が形 成されている。

【0017】一方、第2の半導体素子2の周縁部には複 数の電極バッド5が形成され、これらの電極バッド5で 囲まれる部分に素子形成領域2Aが設けられている。ま た、第2の半導体索子2上には図示せぬパッシベーショ ン膜が形成されている。第2の半導体素子2はその素子 形成領域2Aを下向きにしたフェースダウン状態で第1 の半導体素子1の素子搭載領域に搭載されている。この 素子搭載状態のもとでは、第1の半導体素子1のインナ 一電極パッド3と第2の半導体素子2の電極パッド5と が、バンブ6を介して電気的かつ機械的に接続されてい る。これにより、第1の半導体素子1と第2の半導体素 子2が互いに対向状態で重ね合わせてバンプ接合されて いる。

【0018】また、第1, 第2の半導体素子1, 2間に は導電層7が介装されている。との導電層7は、各々の 素子形成領域1A,2Aとほぼ同じか、それよりも大き な面積をもって形成されていることが好ましく、更には 電極パッド3. 5やとれにつながる配線パターンとの間 で電気的な絶縁を保持し得る範囲で出来るだけ広く形成 されることが望ましい。

【0019】上記導電層7は、例えばCu(銅),Ni (ニッケル), Au, Ag(銀), Pd, Al (アルミ ニウム) 等の金属材料や有機系の導体材料を用いて層状 (ベタ)に形成されたものとなっている。 導電層 7 の上 下には、それぞれ接着層8A、8Bが設けられている。 このうち、一方(上側)の接着層8Aは第2の半導体素 子2の素子形成領域2A面に密着した状態で設けられ、 他方(下側)の接着層8Bは、第1の半導体素子1の素 子形成領域1A面に密着した状態で設けられている。 【0020】さらに、第1, 第2の半導体素子1, 2間 には、上記導電層7 および接着層8 A. 8 Bの配設領域 を除いて絶縁樹脂9が介装されている。

【0021】続いて、本発明の実施形態に係る半導体装 置を製造するにあたって、特に素子同士を接合する際の 製造工程について説明する。

【0022】先ず、図2(a)に示すように、第2の半 導体素子2の電極パッド5上に電解めっき法や無電界め っき法等を用いて、例えばNiコアAu、またはAuの みからなるバンプ6を形成する。このバンプ6は、ワイ ヤボンディングツール(キャビラリ)を用いたスタッド バンプ法により得られるボールバンプでもよいし、ソル ダリング法による得られるはんだバンプ(ソルダバン プ) でもよい。ボールバンプの場合は、Au, Cu, P パッド4は、上記第1,第2の半導体素子1,2の対を 50 d,Agまたはこれらを含む合金等の金属材料によりバ

ンプ6が構成される。また、はんだバンプの場合は、S n. PbまたはIn (インジウム), Agビスマス等の 金属材料によってバンプ6が構成される。さらに、上記 パンプ形成法以外にも、転写パンプ法等によってパンプ 6を形成することも可能である。

【0023】パンプ6の径は、NiコアAuパンプ、A u バンプ, ボールバンブの場合は5μm~100μm、 はんだバンプの場合は20μm~200μm程度のもの を用いる。なお、パンプ6については、第1の半導体素 子1のインナー電極パッド3上に形成してもよいし、第 10 第1の半導体素子1の素子搭載領域に第2の半導体素子 1. 第2の半導体素子1. 2の電極バッド3. 5上の両 方に形成してもよい。

【0024】次に、図2(b)に示すように、第2の半 導体素子2の素子形成領域2A面に、導電層7と接着層 8A、8Bを一体化したフィルム部材10を貼り付け る。とのフィルム部材10は、例えば図3 (a) に示す ように、それぞれ片面に接着剤11が塗布された2枚の 樹脂フィルム (ポリイミドフィルム等) 12の間に、銅 箔等からなる導電層7を挟み込んで圧着し、かつその両 面に、図3(b)に示すように接着剤13を塗布した構 20 【0029】このような製造工程を経て得られる本実施 成のものである。との場合、接着層8A、8Bは、2枚 の樹脂フィルム12とその両面に塗布された接着剤1 1、13により形成されることになる。また、接着剤1 1. 13としては、ポリイミド樹脂等の熱可塑性樹脂 や、エポキシ樹脂,シリコン樹脂等の熱硬化性樹脂を用 いることができる。なお、フィルム部材10については 第1の半導体素子1の素子形成領域1A面に貼り付ける ようにしてもよい。なお、フィルム部材10について は、例えば銅箔等の金属箔の両面に接着層を形成したも のでもよいし、樹脂層にめっき等で金属層(導電層)を 30 均化される。 形成してなるフィルムに対し、その両面に接着層を形成 したものでもよい。また、金属箔と樹脂フィルムを接着 層を用いた接着し、かつそのフィルムの両面に接着層を 形成したものでもよい。さらに、金属箔と樹脂から形成 されたフィルムの金属箔側に接着剤を用いて樹脂層を接 着し、その両側に接着層を形成したものでもよい。ま た、素子と接着するための接着層については、予め素子 側に塗布しておくことも可能である。

【0025】次いで、図3(c)に示すように、第1の 半導体素子1の素子搭載領域の直上に第2の半導体素子 40 2を対向して配置するとともに、互いに対応する第1. 第2の半導体素子1,2の電極バッド3,5同士を位置 合わせする。

【0026】続いて、図4(a)に示すように、加圧・ 加熱ツール14を用いて、第1、第2の半導体素子1, 2を、例えばバンプ1個あたり0.1グラム~200グ ラム程度の加圧力、及び150℃~450℃程度の温度 で加圧加熱するととにより、金属台金接台する。はんだ 合金接合の場合は60℃~270℃程度の温度、および

圧加熱する。

【0027】このとき、第2の半導体素子2に上記フィ ルム部材10(図3(b)参照)が貼り付けられている ととから、その片面に塗布された接着剤13(図3

(b)参照)が加圧・加熱ツール14による加圧作用に よって第1の半導体素子1の素子形成領域1A面に接す ることにより、フィルム部材10の片面が上記素子形成 領域1A面に貼り付けられる。これにより、第1,第2 の半導体素子1、2間に導電層7を介在させた状態で、 2が搭載される。

【0028】最後は、図4(b)に示すように、第1, 第2の半導体素子1、2間に、例えばディスペンスノズ ル15によって液状の絶縁樹脂9を注入した後、これを 硬化させる。ちなみに、フィルム部材10の片面に塗布 した接着剤13が加圧・加熱ツール14による加圧作用 によって十分に広がり、この広がった接着剤13で素子 間が満たされる場合においては、絶縁樹脂9の注入・硬 化の工程を行う必要はない。

形態の半導体装置においては、第1,第2の半導体素子 1,2間に互いの索子形成領域1A,2Aを遮蔽する形 で導電層7が介装された状態となる。これにより、第 1. 第2の半導体素子1. 2を実際に駆動した際には、 各素子1,2から漏洩した様々な電圧レベルの信号が導 電層7に衝突するようになる。このとき、一方の半導体 紫子(例えば、第1の半導体素子1)から漏洩した信号 は、他方の半導体素子(例えば、第2の半導体素子2) に直に作用することなく、導電層7全体でレベル的に平

【0030】とれにより、半導体素子1、2の駆動時に おいては、導電層7の電位がグランドレベルまたはそれ に近いレベルに保持され、これによって導電層7が紫子 間での信号の干渉を抑制する機能、すなわち電気的なシ ールド機能と同等の機能を果たすようになる。その結 果、第1. 第2の半導体素子1. 2間に誘起されるクロ ストークノイズを低減することが可能となる。また、第 1の半導体素子1の素子搭載領域内に累子形成領域1A が設けられ、これによって素子搭載領域の有効利用が図 られているため、第1の半導体素子1の外形サイズを極 力小さくして半導体装置の大型化を回避することができ

【0031】図5は本発明の実施形態に係る半導体装置 の応用例を示すもので、(a)はその要部平面図、

(b) は (a) におけるX-X断面図である。 図5にお いては、第1,第2の半導体素子1,2間に介装された 導電層7のコーナー部に延在部7Aが一体に形成されて いる。また、この延在部7Aの形成位置に対応するかた ちで、第2の半導体素子2のコーナー部にグランド用の 第2の半導体素子2の自重から数グラム程度の圧力で加 50 電極パッド(以下、グランド用電極パッドという)5A

が、また第1の半導体素子1の累子搭載領域のコーナー部にもグランド用のインナー電極パッド(以下、グランド用電極パッドという)3Aが形成されている。さらに、第2の半導体素子2のグランド用電極パッド5A上にはバンプ6Aが形成され、これに対応する第1の半導体素子1のグランド用電極パッド3A上にもバンプ6Bが形成されている。そして、導電層7の延在部7Aを上記バンプ6A、6Bで挟むようにようにしてこれらを熱圧着することにより、導電層7をグランド用電極パッド3A、5Aに電気的に接続した構成となっている。

【0032】このような構成を採用することにより、第1、第2の半導体素子1、2間で導電層7がグランド電位に保持されるようになるため、第1、第2の半導体素子1、2から漏洩した信号を導電層7によってシールドすることができる。その結果、第1、第2の半導体素子1、2間に誘起されるクロストークノイズを、より一層低減することが可能となる。

【0033】なお、とこでは半導体素子1、2間に介装 図(その1)である。 した導電層7の延在部7Aを上下からバンプ6A、6B で挟み込むようにして、両素子のグランド用電極バッド 20 図(その2)である。 3A、5Aに導電層7を電気的に接続した構成としているが、本発明はこれに限らず、一方の半導体素子のグランド用電極バッド3Aまたは5Aにのみ導電層7を電気 的に接続したものであっても同様の効果を得ることがで 示す図である。 まる。

[0034]

【発明の効果】以上説明したように、本発明の半導体装置によれば、第1、第2の半導体素子間に導電層を介装したことにより、各々の半導体素子の素子形成領域が互いに対向状態に近接していても、一方の半導体素子から*30

* 他方の半導体素子への信号の漏洩を導電層によって抑制することができる。これにより、装置サイズを大型化することなく、それらの素子間に誘起されるクロストークノイズを低減し、半導体装置の誤動作を防止することが可能となる。

【0035】また、本発明の半導体装置の製造方法によれば、第1、第2の半導体素子間に導電層が介装された構造のものが得られる。かかる構造の半導体装置にあっては、各々の半導体素子の素子形成領域が互いに対向状態で近接していても、一方の半導体素子から他方の半導体素子への信号の漏洩を導電層によって抑制することができる。したがって、動作信頼性に優れた半導体装置を製造することが可能となる。

【図面の簡単な説明】

【図1】本発明の実施形態に係る半導体装置の要部断面図である。

【図2】本発明の実施形態に係る半導体装置の製造工程図(その1)である。

【図3】本発明の実施形態に係る半導体装置の製造工程 の 図(その2)である。

【図4】本発明の実施形態に係る半導体装置の製造工程図(その3)である。


【図5】本発明の実施形態に係る半導体装置の応用例を 示す図である。

【図6】従来の半導体装置の要部断面図である。

【図7】従来の半導体装置の製造工程図である。 【符号の説明】

1…第1の半導体素子、2…第2の半導体素子、6…パンプ、7…導電層

【図1】



[図2]

